



Silício - Chip Making

Felipe Estevanatto
2023

Introdução

A fabricação de wafers de silício em quantidade e qualidade é o principal fator determinante para o preço de painéis solares, e essencial para a produção de chips de computadores. Porém a pureza necessária do material para esses dois setores é completamente diferente, e de acordo com o relatório “Mineral Commodity Summaries” de 2023 do Serviço Geológico dos Estados Unidos (USGS) [1], a China se tornou líder mundial na produção de silício puro por ordens de grandeza a mais que outros países produtores:

Produção estimada em milhares de toneladas de silício metálico

País/Região	2020	2021	2022	2023	2024	2025
China	1.700	2.300	2.100	2.300	2.300	2.300
Rússia	54	54	50	50	50	50
Brasil	207	199	210	210	210	210
Noruega	105	122	120	120	120	120
Estados Unidos	88	113	110	110	110	110
França	32	47	40	40	40	40
Mundo (Total)	2.600	3.300	3.000	3.300	3.300	3.300

Fontes: USGS Mineral Commodity Summaries ([2020](#), [2021](#), [2022](#), [2023](#), [2024](#), [2025](#))

O silício é o segundo material mais abundante na crosta terrestre(27%) e pode ser minerado de diversas fontes, sendo encontrado como óxido (sílica) e silicatos: areia, quartzo, ametista, ágata e sílex. Porém a maneira mais eficiente vem da mineração e incineração do quartzo, que é dióxido de silício (SiO2).

Mineração e Produção de Silício Metalúrgico


O primeiro passo na cadeia de produção do silício é a obtenção de **Quartzo de Alta Pureza (HPQ)**, extraído de depósitos de quartzito ou quartzo mineral, extremamente abundante na crosta terrestre ([PV Education](#)). Na década de 1970, essa mineração era altamente seletiva, focando em pegmatitos em regiões como o Brasil e Madagascar para garantir que as amostras fossem livres de impurezas críticas como ferro e boro ([ScienceDirect](#)). Atualmente, mineradoras como a COVIA (Carolina do Norte, EUA) e a Quartz Corp (Noruega) realizam a extração de quartzo

em larga escala, já que o processo subsequente de purificação física e química consegue elevar a pureza do material a níveis aceitáveis ([ScienceDirect](#)).

Redução Carbotérmica (MG-Si)

Para extrair o silício metálico a partir do quartzo (dióxido de silício, SiO₂), o mineral é submetido à **redução carbotérmica** ([Elkem](#)). Esse processo ocorre em fornos elétricos de arco submerso a temperaturas de aproximadamente 2000 °C, consumindo altos níveis de energia ([CSIRO](#)).

O quartzo é misturado a agentes redutores ricos em carbono (carvão vegetal, coque, carvão mineral e lascas de madeira) ([SAIMM](#)). A reação geral simplificada do processo é expressa por:



Dentro do forno, a reação real ocorre em etapas térmicas distintas ([PV Education](#)):

1. **Região Superior (Temperaturas menores, ~1600 °C):** O quartzo reage com o carbono para formar o carbetto de silício (SiC):
$$\text{SiO}_2 + 3\text{C} \rightarrow \text{SiC} + 2\text{CO} (\text{g})$$
2. **Região Inferior (Temperaturas maiores, >1780 °C):** O carbetto de silício descende e reage com o quartzo restante para gerar silício metálico puro e monóxido de carbono gasoso:
$$\text{SiO}_2 + 2\text{SiC} \rightarrow 3\text{Si} + 2\text{CO} (\text{g})$$


O silício fundido é drenado pelo fundo do forno com uma pureza de 98% a 99.5%, sendo chamado de **Silício de Grau Metalúrgico (MG-Si)** ([SAIMM](#)). Ele passa por tratamentos de remoção de impurezas (purga de gás ou tratamento com escória) antes de ser resfriado e triturado ([SAIMM](#)).

Purificação Química para Polissilício

O Silício de Grau Metalúrgico (MG-Si) contém impurezas metálicas e dopantes que afetam severamente o desempenho de semicondutores e painéis solares ([Energy Central](#)). Para atingir o grau de **Polissilício** (silício policristalino de altíssima pureza), ele deve ser refinado quimicamente ([CSIRO](#)).

Conversão em Triclorossilano (TCS)

O MG-Si triturado é injetado em um reator de leito fluidizado onde reage com gás clorídrico anidro (HCl) sob alta pressão, produzindo o gás **Triclorossilano (TCS, SiHCl₃)** e hidrogênio (H₂) ([PV Education](#)):



Com um ponto de ebulição baixo de apenas 31,8 °C, o TCS gasoso é purificado por meio de sucessivos processos de **destilação fracionada** ([RatedPower](#)). Essa etapa remove com alta precisão os cloretos de metais, boro e fósforo ([RatedPower](#)).

Processos de Obtenção do Polissilício Sólido

O gás TCS purificado é então convertido de volta a silício metálico sólido e ultra-puro através de dois métodos principais:

1. Processo Siemens (CVD):

Criado na década de 1950 pelas empresas Siemens e Wacker, é o método dominante no mercado mundial ([Bernreuter Research](#)). O gás TCS é injetado com hidrogênio (H₂) em um reator de redoma de aço onde filamentos de silício em forma de "U" são eletricamente aquecidos a cerca de 1100 °C - 1150 °C ([Bernreuter Research](#)). O silício se deposita termicamente nos filamentos até formar bastões sólidos de 15 a 20 cm de diâmetro ([RatedPower](#)). É um processo de altíssimo consumo de energia ([RatedPower](#)). Os bastões são colhidos e fraturados em pedaços para uso.

O polissilício gerado pode atingir diferentes classes de pureza:


- a. **Grau Solar (SoG-Si):** Pureza de 7N (99.99999%) a 9N, ideal para células solares fotovoltaicas ([RatedPower](#)).
- b. **Grau Eletrônico (EG-Si):** Pureza de 10N a 11N (99.999999999%), exigida pelo setor de semicondutores ([RatedPower](#)).

2. Reator de Leito Fluidizado (FBR):

Um método de fluxo contínuo e altamente eficiente onde partículas sementes de silício são mantidas suspensas por gás portador contendo monossilano (SiH₄) ou TCS ([Bernreuter Research](#)). O gás se decompõe a temperaturas menores (650 °C - 700 °C para monossilano), acumulando silício nas sementes até formarem pequenos grânulos que são continuamente colhidos ([Bernreuter Research](#)). Esse método consome cerca de 90% menos energia elétrica que o Siemens, embora gere uma fração indesejada de poeira de silício ([Bernreuter Research](#)).


Dinâmica e Histórico de Mercado do Polissilício

Em 1995, 90% da demanda global por polissilício destinava-se ao setor de semicondutores, com apenas 10% indo para o setor de energia fotovoltaica ([Bernreuter Research](#)). Em 2014, essa proporção inverteu-se por completo: o setor fotovoltaico passou a consumir a esmagadora maioria do polissilício produzido, elevando a demanda de 1.500 toneladas métricas em 1995 para 420.000 toneladas métricas em 2018.



Between 1995 and 2014, the annual polysilicon demand increased by a factor of 18.4; the ratio between the shares of semiconductors and photovoltaics reversed completely – Sources: PV News, Sage Concepts, Bernreuter Research; Chart: Bernreuter Research

Esse expressivo crescimento nos anos 2000 fez o número de plantas de fabricação saltar de 11 em 2004 para 61 em 2010. Esse rápido aumento gerou uma grande sobreoferta global, provocando o fechamento de mais de 40 plantas apenas na China nos três anos seguintes ([Bernreuter Research](#)).



A partir desse marco, a China consolidou sua liderança de mercado ao investir maciçamente no refinamento tecnológico e em subsídios para baratear os custos de produção ([Bernreuter Research](#)).

Fabricação do Wafer de Silício

A transformação do polissilício de grau eletrônico (EG-Si) em wafers monocristalinos requer uma sequência altamente rigorosa de processos físico-químicos e mecânicos de precisão. O objetivo primário é produzir lingotes livres de defeitos cristalinos e convertê-los em lâminas extremamente planas com rugosidade superficial em nível atômico.

1. Crescimento do Monocristal (Processo Czochralski - CZ)

O método Czochralski é o padrão industrial dominante para a produção de silício monocristalino [6]. Pedacos de polissilício de altíssima pureza são depositados em um cadinho de quartzo altamente purificado contido em um forno a vácuo sob atmosfera inerte de argônio. O material é fundido a temperaturas superiores a 1420 °C. Em seguida, um cristal-semente orientado crystallographicamente (geralmente nas orientações $\langle 100 \rangle$ ou $\langle 111 \rangle$) é imerso na superfície do silício líquido e lentamente puxado para cima enquanto rotaciona em sentido oposto ao do cadinho. Controlando com extrema precisão a taxa de puxamento e a temperatura, forma-se um lingote cilíndrico monocristalino (bole) com diâmetros padronizados de 200 mm ou 300 mm e extensão superior a 1 metro.

2. Preparação do Lingote e Pre-Usinagem

Após o resfriamento, as extremidades cônicas do lingote (cabeça e cauda) são removidas. O corpo cilíndrico passa por retificação de diâmetro externo por esmerilhamento mecânico para atingir a dimensão exata necessária. Adicionalmente, produz-se um chanfro plano (flat) ou um entalhe (notch) ao longo do corpo do lingote para indicar a orientação cristalina exata e a dopagem do silício durante o manuseio automatizado nas etapas subsequentes.

3. Corte em Fatias (Wafer Slicing)

O lingote retificado é dividido em blocos e fatiado em wafers ultrafinos utilizando serras de múltiplos fios diamantados (Diamond Wire Slicing - DWS) [7]. Um conjunto paralelo de fios de aço revestidos com micropartículas de diamante move-se em altíssima velocidade sob tensão controlada, cortando centenas de wafers simultaneamente com espessuras típicas entre 700 μm e 800 μm . Essa técnica maximiza o rendimento e reduz o desperdício de material (kerf loss).

4. Arredondamento de Bordas (Edge Profiling) e Lapidação (Lapping)

As bordas dos wafers fatiados são afiadas e propensas a lascamento mecânico; por isso, passam por um processo de esmerilhamento periférico para arredondar as arestas (edge profiling), prevenindo trincas futuras e o desprendimento de partículas. Em seguida, os wafers passam pela lapidação mecânica (lapping), sendo submetidos a rotação sob pressão entre discos contra-rotativos na presença de uma

pasta abrasiva (slurry de alumina ou carbeto de silício). O objetivo é uniformizar a espessura, melhorar o paralelismo das superfícies e remover grandes irregularidades do corte.

5. Ataque Químico (Chemical Etching)

A lapidação mecânica deixa tensões residuais e microfraturas na camada superficial do silício. Para remover essa camada danificada sem introduzir novas tensões mecânicas, aplica-se um ataque químico (etching). O processo utiliza uma solução ácida (HF/HNO₃/CH₃COOH) para uma dissolução rápida de defeitos ou uma solução alcalina (KOH/NaOH) para remoção anisotrópica controlada, garantindo uma superfície quimicamente limpa e livre de estresse estrutural.

6. Tratamento Térmico e Processamento Térmico Rápido (RTP)

Os wafers são submetidos a tratamentos térmicos em fornos de alta temperatura ou por Processamento Térmico Rápido (RTP). Essa etapa realiza o aniquilamento de doadores térmicos de oxigênio criados no crescimento Czochralski, equaliza defeitos pontuais e uniformiza a resistividade no silício através do rearranjo de impurezas e dopantes no retículo cristalino.

7. Polimento Químico-Mecânico (CMP)

O Polimento Químico-Mecânico (CMP - Chemical Mechanical Planarization) é a etapa mais crítica para alcançar a qualidade de superfície exigida pelos processos fotolitográficos [8]. O wafer é pressionado contra uma almofada de polimento em rotação enquanto uma suspensão coloidal alcalina contendo nanopartículas de sílica é injetada. O ataque químico suave do reagente alcalino oxida a superfície, enquanto o abrasivo mecânico remove microscopicamente o óxido formado. O resultado é uma superfície espelhada, livre de arranhões e com rugosidade planar em nível atômico (sub-nanométrica).

8. Limpeza Final Ultra-Pura (Limpeza RCA) e Inspeção

A remoção completa de contaminações orgânicas, íons metálicos e partículas submicrométricas é feita através do método padronizado de limpeza RCA [9]:




3. **RCA-1 (SC-1):** Solução de NH₄OH / H₂O₂ / H₂O a 70–80 °C para oxidação orgânica e remoção de partículas por repulsão eletrostática.
4. **RCA-2 (SC-2):** Solução de HCl / H₂O₂ / H₂O a 70–80 °C para remoção de contaminações e vestígios de metais alcalinos e pesados.

Após a secagem por técnica Marangoni ou isopropanol (IPA), os wafers são submetidos a metrologia óptica avançada por espalhamento de feixe laser (Laser Surface Scanning System) para detecção de defeitos de superfície e contagem de partículas. Por fim, wafers que necessitam de camadas especiais passam pelo crescimento epitaxial (EPI Growing) por Deposição Química de Vapor (CVD) antes

de serem embalados a vácuo sob atmosfera limpa (Cleanroom Class 1/10) para envio às fundições de semicondutores (Fabs).

Estrutura do silício puro:

The diamond cubic crystal structure



<https://www.youtube.com/watch?v=lgYQE2aTNNc>

<https://waferpro.com/understanding-silicon-wafer-orientation-and-crystal-structure/>


https://www.youtube.com/watch?v=_A7oqoMFliA

https://upload.wikimedia.org/wikipedia/commons/d/d5/Miller_Indices_Felix_Kling.svg


Podemos

assumir


a




(100)




(010)




(001)




(110)




(101)




(011)



($\bar{1}$ 10)



($\bar{1}$ 01)



(0 $\bar{1}$ 1)

estrutura do cristal por meio de uma máquina DRX (Difração de Raios-X), que pode assumir as estruturas em condições ideais (sem impureza ou sujeira) pode determinar as estruturas de cristais de algumas substâncias amorfas por meio da Lei de Bragg e Difração (explica a reflexão de raios X por cristais)

Índice de Miller: índices que mostram direções em um plano ou família de direções Usado para se referir a planos cristalográficos, pode possuir propriedades anisotrópicas (diferentes dependendo da direção)

Tipos de Wafer

Utilizamos o tamanho, a pureza, tipo de dopagem, e os **índices de Miller** (sistema de notação que descreve a orientação de planos em uma rede cristalina, como a do silício) para classificar os tipos de wafer. A orientação dos cristais de silício pode ser determinada


Dopagem:

A dopagem de semicondutores consiste na introdução intencional de impurezas em um semiconductor intrínseco (sem dopagem) para modular suas propriedades elétricas, ópticas ou estruturais, o resultado é referido como semiconductor extrínseco.


A dopagem pode ser considerada baixa ou leve quando na proporção de 1 átomo dopante para cada 100 milhões de átomos, ou considerada alta ou pesada quando na proporção de 1 para 10 mil átomos.

Um semiconductor dopado igualmente com o mesmo número de elétrons excitados e buracos ($n=p$)

Intrinsic (Undoped)




Extrinsic (Doped)



By VectorVoyager - Own work, This file was derived from:Silicon doping - Type N.svg:Silicon doping - Type P.svg, CC BY-SA 4.0, <https://commons.wikimedia.org/w/index.php?curid=143827182>


Fotolitografia

Máquinas da ASML(surgindo da Philips) com precisão nanométrica alinham os wafers em máquina de fotolitografia que passam luz ultravioleta por uma máscara (retículo) com o circuito gravado, reagindo com o fotoresistor apenas em certos pontos.



A mesa de posicionamento onde o wafer é colocado e carregado pesa cerca de 15kg, e consegue acelerar com uma força de até 20G (3x a força em um carro de Fórmula 1), e se mover com uma precisão de nanômetros, para aplicar multi-padrões - vários retículos seguidos para constituir linhas menores que o permitido normalmente - no qual qualquer movimento poderia estragar o padrão.

Tudo isso deve ser feito sem qualquer vibração, inicialmente, quando a TSMC ainda fazia parte da Philips, suas máquina utilizavam motores lineares hidráulicos para mover o wafer, que eram muito precisos, porém tinham uma necessidade grande de manutenção, forçando a empresa a gastar muito tempo e dinheiro tentando solucionar esse problema.



[4]

<https://www.youtube.com/watch?v=jL7HvnBgrJ4>

<https://www.youtube.com/watch?v=rCwgAGG2sZQ> -

RTX 5090 Chip Deep-Dive

Passo a Passo Detalhado do Processo de Fotolitografia

O processo é executado de forma sequencial e sob rigoroso controle de temperatura e contaminantes:

5. **Preparação e Limpeza do Substrato (Substrate Preparation & Cleaning):**
O wafer passa por um cozimento de desidratação (Dehydration Bake) em temperaturas de 200 °C a 400 °C para remover umidade e radicais hidroxila. Em seguida, aplica-se um promotor de adesão como o HMDS (Hexamethyldisilazane), que altera quimicamente a superfície tornando-a hidrofóbica para garantir o perfeito acoplamento do polímero.
6. **Aplicação do Fotoresistor (Photoresist Coating):** Utilizando a técnica de revestimento giratório (Spin Coating), a resina polimérica fotossensível é depositada no centro do wafer, que é rotacionado a milhares de RPM para espalhar o líquido de forma homogênea por força centrífuga, resultando em uma película uniforme de espessura micrométrica ou nanométrica.
7. **Pré-Cozimento (Soft Bake / Pre-Bake):** O wafer é aquecido em chapa elétrica quente (Hotplate) entre 90 °C e 100 °C para evaporar os solventes da resina líquida, reduzindo sua pegajosidade, estabilizando fisicamente o filme e tornando-o previsível para a exposição luminosa.


8. **Alinhamento e Exposição (Mask Alignment & Exposure):** O wafer é posicionado sob um sistema óptico avançado (como Steppers ou Scanners). Uma máscara ou retículo de quartzo contendo os padrões de cromo é alinhada com precisão sub-nanométrica. Luz ultravioleta profunda (DUV, 193 nm) ou ultravioleta extrema (EUV, 13.5 nm) é projetada através do retículo, alterando a solubilidade química das áreas expostas da resina.
9. **Cozimento Pós-Exposição (Post-Exposure Bake - PEB):** Realizado entre 100 °C e 130 °C para catalisar e estabilizar as reações químicas latentes induzidas pela luz. Este cozimento é crucial em litografia avançada para minimizar o efeito de ondas estacionárias (standing wave effects) que causam estrias e rugosidade nas paredes do fotoreistor.
10. **Revelação (Development):** O wafer é submetido a uma solução básica reveladora (geralmente TMAH - Hidróxido de Tetrametilamônio) por imersão ou método de poça (puddle). Em fotoreistores positivos, a região exposta é dissolvida e lavada com água deionizada ultrapura (DIW) e seca com nitrogênio de alta pureza.
11. **Cozimento Final (Hard Bake):** Conduzido a temperaturas de 120 °C a 150 °C para promover a reticulação térmica (cross-linking) do polímero remanescente, endurecendo fisicamente o fotoreistor para resistir à corrosão mecânica e química subsequente.
12. **Transferência de Padrão (Etch / Ion Implantation) e Remoção (Stripping):** O padrão é gravado no silício por ataque químico (etched) ou dopado por implantação iônica, usando a resina endurecida como escudo. Ao final do processo, o fotoreistor residual é completamente removido por solventes orgânicos ou oxidação em plasma (plasma ashing).

Evolução Arquitetônica dos Transistores


1960 - Planar MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor)

Os transistores planares originais, consolidados na década de 1960 após as pesquisas fundamentais de Kahng e Atalla no Bell Labs, foram a base de sustentação da Lei de Moore por mais de quatro décadas. Na estrutura planar convencional, o canal semiconductor, o eletrodo do portão (gate), a fonte (source) e o dreno (drain) são dispostos em um plano bidimensional sobre a superfície do wafer de silício. Conforme os nós de fabricação encolheram abaixo do nó de 28 nm, a proximidade física extrema entre a fonte e o dreno degradou a capacidade do portão de controlar o fluxo elétrico do canal, resultando em severos efeitos de canal curto (Short-Channel Effects - SCE) e correntes massivas de fuga quântica por tunelamento.

2003 - Intel Strained Silicon (Silício Esticado)



Para contornar as limitações de mobilidade de transportadores de carga em transistores planares sem alterar a arquitetura, a Intel implementou em seu nó de 90 nm (comercializado a partir de 2003/2004) a técnica de **Silício Esticado (Strained Silicon)**. Este processo consiste em aplicar estresse mecânico na malha do silício do canal (depositando-o sobre materiais com constante de rede maior, como silício-germânio - SiGe). O estiramento afasta os átomos de silício no retículo cristalino, reduzindo a resistência ao fluxo de elétrons e aumentando a mobilidade em 10% a 20% com custos marginais.




2007 - High-K Metal Gate (HKMG)

Com o encolhimento contínuo, a espessura do dielétrico de óxido de silício (SiO_2) que isolava o portão chegou a apenas 1 nm (equivalente a poucas camadas atômicas), gerando vazamento elétrico inviável por tunelamento de elétrons. A revolução veio com a introdução do **High-K Metal Gate (HKMG)** em 2007 (nó de 45 nm da Intel). Substituiu-se o SiO_2 por dielétricos de base háfnio, materiais com alta constante dielétrica (High-K) que, mesmo espessos o suficiente para bloquear o vazamento físico, mantêm um acoplamento eletrostático superior sobre o canal. Simultaneamente, os portões de polissilício foram trocados por ligas de metal otimizadas.

2011 - FINFET (Tri-Gate)

Como os transistores planares não sustentavam o controle eletrostático abaixo de 20 nm, a indústria fez a transição para a primeira arquitetura tridimensional (3D) de transistores, o **FinFET (Fin Field-Effect Transistor)**, lançado comercialmente pela Intel em seu nó de 22 nm (sob a marca Tri-Gate) em 2011. No FinFET, o canal do transistor é erguido verticalmente do substrato em formato de 'aleta' (fin) de silício extremamente estreita. O portão de metal envolve a aleta em três lados separados (topo e duas laterais), aumentando dramaticamente a área de contato físico e a eficiência eletrostática, reduzindo drasticamente as correntes de fuga quando desligado. A corrente total de acionamento é escalada discretamente pela adição de aletas adjacentes (quantização de aleta).



2022 - GAAFET (Gate-All-Around / Nanosheets)

2022 - GAAFETs (gate-all-around field-effect transistors)


Ao alcançar nós de 3 nm e inferiores, o controle trilateral do FinFET encontrou limites de variabilidade de processo, dispersão mecânica das aletas e efeitos quânticos indesejados. Isso impulsionou a adoção do **GAAFET (Gate-All-Around Field-Effect Transistor)**, com arquiteturas de nanofolhas (nanosheets) empilhadas verticalmente e envoltas inteiramente pelo portão metálico em todos os quatro lados. A Samsung foi pioneira na produção em massa no nó de 3 nm (denominado MBCFET) em 2022, enquanto a TSMC e a Intel iniciaram a produção comercial com os nós N2 e 18A (RibbonFET). O GAAFET oferece controle eletrostático próximo da perfeição teórica, reduz o vazamento elétrico em até 40% e permite ajustar a largura das nanofolhas para personalizar a relação entre performance e consumo.

2025/2026 - Rede de Distribuição de Energia Traseira (Backside Power Delivery Network - BSPDN)

Em paralelo ao advento dos transistores GAA, a indústria implementou a maior mudança de engenharia em barramentos elétricos de chips: a **Rede de Distribuição de Energia Traseira (BSPDN)**, introduzida como PowerVia no processo 18A da Intel e Super Power Rail na TSMC. Tradicionalmente, as trilhas de sinal e de alimentação de energia competiam por espaço nas mesmas camadas superiores de metal da pastilha. Ao transferir os barramentos de alimentação pesados para a parte traseira do wafer de silício através de conexões de silício passantes (Through-Silicon Vias - TSVs), elimina-se o congestionamento de roteamento frontal, otimizando a densidade em cerca de 11% e reduzindo a queda de tensão elétrica dinâmica (IR drop) em até 10 vezes.

Futuro - Complementary FET (CFET)

Para manter o ritmo de miniaturização abaixo do marco de 1 nm (era Angstrom), a próxima grande fronteira arquitetônica é o **CFET (Complementary Field-Effect Transistor)**. Em vez de posicionar transistores tipo N (NFET) e tipo P (PFET) lado a lado na superfície do wafer, o CFET empilha-os tridimensionalmente de forma vertical em uma única célula integrada. Esta mudança conceitual permite uma redução drástica de até 50% na área de silício por porta lógica básica (como inversores e células SRAM), estendendo fisicamente a vigência da Lei de Moore para além do limite dos GAAFETs convencionais.



Notas de Rodapé:

- [1] U.S. Geological Survey (USGS). Mineral Commodity Summaries 2023 - Silicon. Disponível em: <https://pubs.usgs.gov/periodicals/mcs2023/mcs2023-silicon.pdf>
- [2] ScienceDirect. High-purity quartz paper. Disponível em: <https://www.sciencedirect.com/science/article/pii/S0009254121004502>
- [3] Bernreuter Research / Wacker Chemistry. Polysilicon uses and market reports. Disponível em: <https://www.bernreuter.com/polysilicon/uses/>
- [6] Zulehner, W. (2000). Czochralski growth of silicon. Materials Science and Engineering: B, 73(1-3), 7-15.
- [7] Möller, H. J. (2012). Silicon materials for solar cells. Progress in Materials Science, 57(7), 1285-1338.
- [8] Runnels, S. R., & Eyman, L. M. (1994). Tribology analysis of chemical-mechanical polishing. Journal of The Electrochemical Society, 141(6), 1698.
- [9] Kern, W. (1990). The evolution of silicon wafer cleaning technology. Journal of The Electrochemical Society, 137(6), 1887.
- [4] ASML. What is a gate-all-around transistor? Disponível em: <https://www.asml.com/en/news/stories/2022/what-is-a-gate-all-around-transistor>

[5] Intel / IBM / AnandTech. Strained Transistors and Process Technology. Disponível em: https://web.archive.org/web/20101125112707/https://www.intel.com/pressroom/kits/advancedtech/doodle/ref_strain/strain.htm

Conteúdo interessante:

Intel 360 fab tour: <https://www.youtube.com/watch?v=CPmMfasVxbY>

Works Cited

“High Performance High-K + Metal Gate Strain Enhanced Transistors on (110) Si.”

semanticscholar, 2008,

<https://pdfs.semanticscholar.org/cd90/94aa1fd40650ba21d32d6b976f2f4b66a2d0.pdf>. Accessed 27 Dezember 2025.

Schnebele, Emily K. "Mineral Commodity Summary 2023." *USGS GOV*, January 2023, <https://pubs.usgs.gov/periodicals/mcs2023/mcs2023-silicon.pdf>. Accessed 27 December 2025.

Shimpi, Anand Lal. "AMD Athlon 4 - The Palomino is Here." *AnandTech*, 14 maio 2001, <https://web.archive.org/web/20220122231729/http://www4.anandtech.com/show/766>. Accessed 27 dez. 2025.

Shimpi, Anand Lal. "Intel's 0.09-micron Process - More Details Emerge." *AnandTech*, 13 agos. 2022, <https://web.archive.org/web/20250325085840/https://www.anandtech.com/show/964/3>. Accessed 27 dez. 2025.

"Strained Transistors - REFERENCE PMOS-strained." *Intel*, 2008, https://web.archive.org/web/20101125112707/https://www.intel.com/pressroom/kits/advancedtech/doodle/ref_strain/strain.htm. Accessed 27 December 2025.